Ogni progettista, hardware o software, sa benissimo che ogni fase del suo lavoro esiste uno strumento di lavoro dedicato.
Quando parliamo di problemi software sappiamo che per descrivere, in forma algoritmica, il nostro lavoro dobbiamo ricorrere a un linguaggio propriamente software, per esempio C o Basic.
Per la stessa ragione, un progettista hardware ha l’esigenza, non di descrivere in forma algoritmica, ma di modellare un circuito o schema elettrico che sia questo complesso o meno. Per fare questo lavoro ricorre a un linguaggio che rientra nella famiglia HDL (o Hardware Description Language).
Rientrano in questa famiglia linguaggi quali VHDL o Verilog. Un linguaggio HDL non ha l’obiettivo di rendere eseguibile un programma, così come farebbe un progettista software, ma semmai si preoccuperebbe di renderlo simulabile. Quando parliamo di programma HDL ci vogliamo riferire alla descrizione di uno schema elettrico, di un circuito o di un integrato.
Per svolgere il proprio lavoro, un programma HDL può essere rappresentato in differenti modi a secondo del livello di astrazione utilizzata. Possiamo pensare, per esempio, di utilizzare una descrizione di tipo behavioural, structural o dataflow. Con, ad esempio, una rappresentazione di tipi behavioural il modello rappresentato è definito per mezzo di processi concorrenti.
Il VHDL è tra i linguaggi HDL più utilizzati e da un punto di vista software, il linguaggio che più si avvicina è Ada.
Il VHDL, o VHSIC-HDL, Very High Speed Integrated Circuit Hardware Description Language, è stata la risposta del DoD alla crescente necessità di gestire la crescente complessità dei circuiti integrati.
Per comprendere meglio i diversi aspetti che di un linguaggio HDL, personalmente posso suggerire la lettura di un libro che trovate in rete.
Il libro è assolutamente gratuito ed è orientato in modo particolare alla verifica dei progetti HDL.
Il libro è stato scritto da Dempster e Suart ed è in definitiva un buon libro.
Maggiori informazioni al sito